Brevet : WO2020149887 - CLASSIFICATEUR DE RÉSEAU NEURONAL À L'AIDE D'UN RÉSEAU DE CELLULES DE MÉMOIR...
Titre
CLASSIFICATEUR DE RÉSEAU NEURONAL À L'AIDE D'UN RÉSEAU DE CELLULES DE MÉMOIRE NON VOLATILE À TROIS GRILLES
N° et date de publication de la demande
WO2020149887 - 23/07/2020
Type de la demande
A1
N° et date de dépôt
PCT/US2019048933 - 29/08/2019
N° et date de priorité
US201916382045 - 11/04/2019 ; US201962798417 - 29/01/2019 ; US201962794492 - 18/01/2019
Classification CIB
G06N 3/063 ; H10B 41/30 ; H10B 41/35 ; H10B 53/30 ; H10B 53/40
Classification CPC
G11C 11/54 ; G11C 16/0425 ; G11C 16/0483 ; H01L 29/42328 ; G06N 3/065 ; G06N 3/045 ; G11C 16/14 ; G11C 16/0483 ; G11C 16/0425 ; G11C 11/54 ; H01L 29/42328 ; H01L 29/7883 ; G06N 3/065 ; G06N 3/045 ; H10B 41/30 ; G11C 11/54 ; H01L 29/42328 ; G11C 16/0483 ; G11C 16/10 ; G11C 16/14 ; H01L 29/7883 ; H01L 29/42324 ; G06N 3/045 ; H10B 41/30
Famille de brevets
KR20210090275A ; KR20210107796A ; EP3912101A1 ; EP3912100A1 ; JP2022522987A ; US2020234758A1 ; CN113366503A ; US2021407588A1 ; TW202046183A ; US2023223077A1 ; WO2020149887A1 ; WO2020149886A1 ; US2024274187A1 ; US2024274186A1 ; US2024282369A1 ; JP2022523292A ; US2019237136A1 ; TW202030649A ; CN113330461A
Abrégé
L'invention concerne un dispositif de réseau neuronal comprenant des synapses possédant des cellules de mémoire comprenant chacune une grille flottante et une première grille sur des première et seconde parties d'une région de canal disposée entre des régions de source et de drain, et une seconde grille sur la grille flottante ou la région de source. Des premières lignes connectent chacune les premières grilles électriquement dans l'une des rangées de cellules de mémoire, des secondes lignes connectent chacune les secondes grilles électriquement dans l'une des rangées de cellules de mémoire, des troisièmes lignes connectent chacune les régions de source électriquement dans l'une des colonnes de cellules de mémoire, et des quatrièmes lignes connectent chacune les régions de drain électriquement dans l'une des colonnes de cellules de mémoire. Les synapses reçoivent une première pluralité d'entrées en tant que tensions électriques sur les première ou seconde lignes, et fournissent une première pluralité de sorties en tant que courants électriques sur les troisième ou quatrième lignes.
INTERVENANTS
Déposant
SILICON STORAGE TECH INC (SILICON STORAGE TECHNOLOGY, INC.) - US
Inventeur
TRAN HIEU VAN (TRAN, Hieu Van) - US
LEMKE STEVEN (LEMKE, Steven) - US
TIWARI VIPLN (TIWARI, Vipln) - US
DO NHAN (DO, Nhan) - US
REITEN MARK (REITEN, Mark) - US