Brevet : WO2020149886 - CLASSIFICATEUR DE RÉSEAU NEURONAL UTILISANT UN RÉSEAU DE CELLULES DE MÉMOIRE...
Titre
CLASSIFICATEUR DE RÉSEAU NEURONAL UTILISANT UN RÉSEAU DE CELLULES DE MÉMOIRE NON VOLATILE À DEUX GRILLES
N° et date de publication de la demande
WO2020149886 - 23/07/2020
Type de la demande
A1
N° et date de dépôt
PCT/US2019048420 - 27/08/2019
N° et date de priorité
US201962794492 - 18/01/2019 ; US201962798417 - 29/01/2019
Classification CIB
H10B 41/30 ; G06N 3/063 ; H10B 41/35 ; H10B 53/30 ; H10B 53/40
Classification CPC
G11C 11/54 ; G11C 16/0425 ; G11C 16/0483 ; H01L 29/42328 ; G06N 3/065 ; G06N 3/045 ; G11C 16/14 ; G11C 16/0483 ; G11C 16/0425 ; G11C 11/54 ; H01L 29/42328 ; H01L 29/7883 ; G06N 3/065 ; G06N 3/045 ; H10B 41/30 ; G11C 11/54 ; H01L 29/42328 ; G11C 16/0483 ; G11C 16/10 ; G11C 16/14 ; H01L 29/7883 ; H01L 29/42324 ; G06N 3/045 ; H10B 41/30
Famille de brevets
KR20210090275A ; KR20210107796A ; EP3912101A1 ; EP3912100A1 ; JP2022522987A ; US2020234758A1 ; CN113366503A ; US2021407588A1 ; TW202046183A ; WO2020149887A1 ; US2023223077A1 ; US2024274187A1 ; WO2020149886A1 ; US2024274186A1 ; US2024282369A1 ; JP2022523292A ; US2019237136A1 ; TW202030649A ; CN113330461A
Abrégé
L'invention concerne un dispositif de réseau neuronal ayant une première pluralité de synapses qui comprend une pluralité de cellules de mémoire. Chaque cellule de mémoire comprend une grille flottante sur une première partie d'une région de canal et une première grille sur une seconde partie de la région de canal. Les cellules de mémoire sont disposées en lignes et en colonnes. Une pluralité de premières lignes connectent chacune électriquement les premières grilles dans l'une des rangées de cellules de mémoire, une pluralité de secondes lignes connectent chacune électriquement les régions de source dans l'une des rangées de cellules de mémoire, et une pluralité de troisièmes lignes qui connectent chacune électriquement les régions de drain dans l'une des colonnes de cellules de mémoire. La première pluralité de synapses reçoit une première pluralité d'entrées en tant que tensions électriques sur la pluralité de troisièmes lignes, et fournit une première pluralité de sorties en tant que courants électriques sur la pluralité de secondes lignes.
INTERVENANTS
Déposant
SILICON STORAGE TECH INC (SILICON STORAGE TECHNOLOGY, INC.) - US
Inventeur
TRAN HIEU (TRAN, Hieu) - US
LEMKE STEVEN (LEMKE, Steven) - US
TIWARI VIPIN (TIWARI, Vipin) - US
DO NHAN (DO, Nhan) - US
REITEN MARK (REITEN, Mark) - US