Précédent
Suivant
Brevet : EP2169553 - DISPOSITIF ARITHMÉTIQUE POUR LE TRAITEMENT SIMULTANÉ D'UNE PLURALITÉ DE FILS
Titre
DISPOSITIF ARITHMÉTIQUE POUR LE TRAITEMENT SIMULTANÉ D'UNE PLURALITÉ DE FILS
N° et date de publication de la demande
EP2169553 - 31/03/2010
Type de la demande
A1
N° et date de dépôt
EP07790187.4 - 20/06/2007
N° et date de priorité
PCT/JP2007000661 - 20/06/2007
Classification CIB
Classification CPC
Famille de brevets
KR20100021455A ; EP2169553A1 ; JPWO2008155803A1 ; CN101681285A ; US2010088544A1 ; WO2008155803A1
Abrégé
A processor is provided that is capable of concurrently processing a sequence of instructions for a plurality of threads achieving the retry success rate equivalent to the success rate in processors that process a sequence of instructions for a single thread. An arithmetic device 200 is provided with an instruction execution circuit 201 for executing a plurality of threads, or an execution control circuit 202 for controlling the execution state or rerunning of the threads.
INTERVENANTS
Déposant
FUJITSU LIMITED - 1-1, KAMIKODANAKA 4-CHOME NAKAHARA-KU KAWASAKI-SHI, KANAGAWA 211-8588 - JP
Titulaire
FUJITSU LIMITED - 1-1, KAMIKODANAKA 4-CHOME NAKAHARA-KU KAWASAKI-SHI, KANAGAWA 211-8588 - JP
Inventeur
GOMYO, NORIHITO KAWASAKI-SHI KANAGAWA 211-8588 - JP
SUNAYAMA, RYUICHI KAWASAKISHI KANAGAWA 211-8588 - JP
Mandataire
CABINET BEAU DE LOMENIE - 158 RUE DE L UNIVERSITE - 75340 PARIS CEDEX 07 - FR - N° Siren : 775671076
STATUT EN FRANCE : Dossier déchu définitivement
Délivrance
16/05/2012
Date de constatation de déchéance
-
29/02/2016 (BOPI 2016-13)
Dernière annuité payée
09/06/2014
Quantième- N° de l'annuité payée
8
