Brevet : WO2007049171 - PROCEDES ET APPAREILS PERMETTANT DE TESTER DES CIRCUITS INTEGRES

Titre

PROCEDES ET APPAREILS PERMETTANT DE TESTER DES CIRCUITS INTEGRES

N° et date de publication de la demande

WO2007049171 - 03/05/2007

Type de la demande

A1

N° et date de dépôt

PCT/IB2006053754 - 12/10/2006

N° et date de priorité

EP05109892 - 24/10/2005

Famille de brevets

TW200732686A ; US2008290878A1 ; WO2007049171A1 ; CN101297208A ; ATE462980T1 ; JP2009512872A ; EP1943531A1

Abrégé

La présente invention se rapporte à un circuit de test, qui possède un circuit registre à décalage (76) destiné à stocker des données d'instructions permettant de tester un coeur de circuit intégré. Chaque étage du circuit registre à décalage comprend un premier élément de stockage de registre à décalage (32), qui est destiné à stocker un signal reçu d'une entrée en série (wsi), et à fournir ce dernier à une sortie en série (wso) dans un mode de fonctionnement de chaîne de test, et un second élément de stockage de registre en parallèle (38), qui est destiné à stocker un signal issu du premier élément de stockage de registre à décalage, et à fournir ce dernier à une sortie en parallèle dans un mode de fonctionnement de mise à jour. Le circuit selon l'invention comprend également un multiplexeur (70), qui est conçu pour acheminer soit une entrée de test en série vers l'entrée en série (wsi) du circuit registre à décalage, soit une entrée supplémentaire (wpi[n]) vers l'entrée en série du circuit registre à décalage (76). Dans un mode de réalisation préféré, le circuit de test selon l'invention comprend également un circuit de commande (78) qui répond à une valeur de données spécifique stockée dans au moins un étage du registre à décalage, ce qui permet de générer un signal de mise à jour destiné à faire passer les autres étages du registre à décalage en mode de fonctionnement de mise à jour.